客戶名稱:* * * * * *
合作模式:
Spec定義
前端設(shè)計(jì)與仿真、測(cè)試程序
驅(qū)動(dòng)程序
FPGA驗(yàn)證
參考綜合腳本、UPF
技術(shù)指標(biāo):
制造工藝:40nm
電源域:4個(gè)Power Domain;UPF Flow
時(shí)鐘域:5個(gè)Clock Domain;支持無(wú)毛刺時(shí)鐘切換、支持Clock Gating等
芯片集成32-bit MCU;GPS BaseBand;PLL / LDO等模擬電路;DSPI(Dual Speed SPI、支持FIFO)、UART(支持FIFO)、I2C(支持FIFO)等數(shù)字電路
項(xiàng)目狀態(tài):量產(chǎn)